John March

SEP 23 2003 4:11 PM FR DSMO DialogWeb Records

Page 1 of 1

DialogWeb™

1/9/1

9167307 Basic Patent (No, Kind, Date): JP 2058261 A2 900227

PATENT FAMILY: JAPAN (JP)

Patent (No, Kind, Date): JP 2058261 A2 900227 MANUFACTURE OF MOS TYPE SEMICONDUCTOR DEVICE (English)

Patent Assignee: SEIKO EPSON CORP

Author (Inventor): NAKAJIMA NOBUYUKI

Priority (No, Kind, Date): JP 88209032 A 880823 Applic (No, Kind, Date): JP 88209032 A 880823

IPC: * H01L-027/088

Derwent WPI Acc No: ; C 90-105237 JAPIO Reference No: ; 140225E000093 Language of Document: Japanese

Inpadoo/Fam.& Legal Stat (Dialog® File 345): (c) 2003 EPO. All rights reserved.

©1997-2003 The Dialog Corporation - Version 2.3

⑩ 日本 国 特許 庁 (JP)

① 特許出願公開

@公開特許公報(A) 平2-58261

@Int. Cl. 5

造別記号 庁内整理番号 磁公開 平成2年(1990)2月27日

H 01 L 27/088

7735-5F H 01 L 27/08

102 C

審査請求 未請求 類求項の数 1 (全3頁)

公発明の名称 MOS型半導体装置の製造方法

> **到特 顧 昭63-209032** ❷出 顧 昭63(1988)8月23日

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内 東京都新宿区西新宿2丁目4番1号

セイコーエブソン株式

会社 砂代 理 人 弁理士 上柳 雅誉 外1名

3. 発明の詳細な説明

- 1

иоの理学導体整備の製造方法

それぞれちがったスレッショルド電圧をもつ4 種類のトランジスタを形成するために、

(α) 餌 t トランジスタと核 4 トランジスタ部

分をレジスト数右し、第2トランジスタと第5ト **ランジスタ部分K N 塩のイオン種のイオン打込み**

を行うことと、 (a3部1トランジスまと第2トランジスま部 分をレジスト生布し、第3トランジスタと第4ト

ランジスタ部分に、で型のイオン値のイオン打込 みを行うことによって各トランジスクのスレッシ

» ルド電圧を調節することを特徴とする L O S 型 中導体装置の製造方法。

[遊童上の利用分野]

本発明は、H98型半導体装置の要差方法にお いて、それぞれちがったスレッショルド電圧をも つく種類のトラングスク(新1トランジスター集

4トランジスタ)を形成することに関するもので

[従来の技術]

従来の 4 ○ 5 翌半導体装置の製造方法を第 2 因 に示す。AGS博造のトランジスタにおいてスレ

ッショルド萬圧のちがう4種のトランジスタを形 成するために従来は、各トランジスタに応じたっ

ォト工程用マスクを使用し、レジスト並布,パタ

ーン説をつけ、現像を経て、イオン打込部分のレ ジストをぬき、イオン打込を行っていた。 第2回 を用いて、説明する。各トランジスタのスレッシ

ェルド電圧の調整は、10008億化級分21を 形成し、各トランジスタ部分に、二酸化ケイ素度

28を形成してから行う。

, ,

将期平2-58261(2)

まず、第3トランジスタ形成のためにレジストの **歯市・焼きつけを行い、他のトランジスタ部分を** レジストでおおい、ポロン(B+)のイオン打込 を行い(28)、第3トランジスタのスレッショ ルド電圧を調節する。次に、第2トランジスタの 形成のために、他のトランジスタ部分をレジスト でおおい、ヒ素(Ae^)のイオン打込を行い(24)、第2トランジスタのスレッショルド電圧 を調筋する。次に、ポリシリコンでゲート電標器 27を形成した後、スレッショルド電圧を特に高 く数字した第4トランジスタの形成のため、ポロ ン(B)の高速度イオン打込を行う。なお家り トランジスタは、シリコン茄板そのものを使うた め、イオン打込は行わない。以後、ソース・ドレ イン部の形成を経て、トランジスタ部分が完成す ъ.

[発明が解決しようとする調理]

しかし、上記の従来の製造方法では、第1~第 4のトランジスタのスレッショルド電圧調節のた

(4) 第1と第2トランツスメ新分生レジスト 最市し、第3と第4トランツスメ馬分比、下費イ メン種のイオン行込(3⁺)を行うことによって スレッショルド準圧の開動を行うことを特殊と する。

[実施例]

. 7

めに、三種類のフェト工程と三種類のイオン打込 工程を表質とし、スループットの値でもまれまし、 かつ、複雑なマスクであっため、・マスク作類は スが発生する恋れがあった。そこで不発質われ 、フェト工程を二つに減らし、イオン打込を行わない 第1トラングスタを輸送し、第2一第4のイオンケ スタのスレッショルド電圧を二回のイオンド低を 現的することにより、スループットの低すり とである。

[群魔を解決するための手段]

本発明の N O S 型 中等体験便の製造方法は、 N N O S 傾意の 中等体験 歴 においてスレッショル ド 電圧のちがう 4 種類のトランジスタ を形成するために、

(c) 第1と第4トラングスメ源分をレジスト 独市し、第2と第3トランジスメ部分化、 x 型の イオン側のイオン打込を行うことにより、スレッ ショルド電圧の調整を行うことと、

ランツスタと第4トランツスタの個様にレジスト 1 2 を載布し、第2トランジスタと第5トランジ スタのみには京イオン(Aah) 1 4 を行込む。 打込エネルギー・ドーズ景は100 X × v、50 E12 cm = である。(第2回(a))

次に、第1トランジスタと第2トランジスタの 個様にレジスト12を始申し、第3トランジスタ と第1トランジスタにポロンイオン(3[↑])15 だ打込む。打込エキルギー、ドーズ意は、120 Ear スロェ15である。(第2回(4))

従来の方法と比較すれば、第1トランジスタと

雰囲気で酸化し、205人の液化膜19を形成し、

待開平2-58281(3)

次にリン(p⁺)のイオン打込でソース,ドレイン郎16を形成し、トランジスタが形成される。

[発明の効果]

以上述べた本形男によれば、フェト工程・イオン打造工能を従来の方法に比べて扱らすことができ、アロセスを登録できるため、スルーフェトの 向上につながる。また、マスク作成に関して、作成時のとスの論分にもつながる。

4.図面の簡単な説明

. 1

第1 図(ε)~(ε)は、本発明の M O S 型学 海体液腫の製造方法を示す工程前面図。

第2四でも)~(4)は、従来の808型半導

体装ೆ性の製造方法を示す工器所面図。

1 1 , 2 1 …… 5 0 0 0 5 酸化鍵 1 2 , 2 2 … … レジスト

2 5 ……イオン打込(8 *)

14,24……イオン打込(Aa⁺)

14,24……イオン打坊(Aa⁺) 15,25……高級皮イオン打込(B⁺) 1 · 6 · 2 · 6 · · · · · ソ · · ス · ドレイン部 1 · 7 · 2 · · · · · ポリシリコンゲート

1 8 , 2 8 … … 二酸化 ゲイ 素族 1 9 , 2 0 … … ポリ上 ライト像化族

以上

出版人 セイマーエアソン株式会社 代理人 弁理士 上修経管(他1名)

(a) 12 (As Tray)

(p) 18 11 (8*116*)

第 1 四

(d) 22 (8'1744)

(d) 22 (8'1744)

(d) 22 (8'1744)

(d) 22 (8'1744)

(e) 22 (8'1744)

(f) 24 (8'1744)

(g) 25 (1111)

(g) 27 (1111)

(h) 27 (1111)

(h) 28 (111)

(h) 28 (1111)

(h) 28 (111)

(h) 28 (1111)

(h) 28 (111)

(h) 28 (1111)

(h) 28 (111)

第2网

DialogWeb

Page 1 of 3

1/19/1 DIALOG(R)File 347:JAPIO (c) 2003 JPO & JAPIO. All rts. reserv. 03082761 **Image available**

MANUFACTURE OF MOS TYPE SEMICONDUCTOR DEVICE

Pub. No.: 02-058261 [JP 2058261 A] Published: February 27, 1990 (19900227) Inventor: NAKAJIMA NOBUYUKI

Applicant: SEIKO EPSON CORP [000236] (A Japanese Company or Corporation), JP (Japan)

Application No.: 63-209032 [JP 88209032]

Filed: August 23, 1988 (19880823)

Aernational Class: [5] H01L-027/088

JAPIO Class: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO Keyword: R097 (ELECTRONIC MATERIALS - Metal Oxide Semiconductors, MOS)
Journal: Section: E. Section No. 927, Vol. 14, No. 225, Pg. 93, May 14, 1990 (19900514)

ABSTRACT

PURPOSE: To reduce the number of photo processes, prevent the decrease of throughput, and reduce the failure of mask formation by a method wherein threshold voltages are adjusted, by implanting N-type ion species in a second and a third transistor parts, and implanting P-type ion species in the third and a fourth transistor parts.

CONSTITUTION: In the case where four kinds of transistor having mutually different threshold voltages are formed, resist 12 is spread on a first transistor part and a fourth transistor part, and N-type ion species 14 are implanted in a second transistor part and a third transistor part. Next, resist 12 is spread on the first transistor part and the second transistor part, and P-type ion species 15 are implanted in the third transistor part and the fourth transistor part. Thereby, the threshold voltage of each transistor is adjusted. After that, a gate electrode part 17 is formed by depositing, e.g., polysilicon, and an oxide film 19 of 200 angstroms thick is formed by oxidation at 900 deg.C in an O (sub 2) atmosphere. Finally, a source drain part 16 is formed by ion implantation of phosphorus, and a transistor is completed.

